随着集成电路产业发展和半导体工艺的进步,芯片规模越来越大,单颗芯片能实现的功能越来越多,单个公司或设计团队完成复杂片上系统（System on Chip,So C）的所有功能变得越来越困难,由多方合作设计芯片或使用第三方硬件知识产权（Intellectual Property,IP）核完成设计的设计模式越来越常见,而在多方合作中硬件IP核也更容易发生设计信息泄露,这给IP核安全带来威胁。因此如何有效的保护IP核正成为一个亟待解决的问题。本文针对以硬件IP核信息泄露为主的常见硬件威胁,设计正交混淆方法,保护硬件IP核设计信息不被泄露,多方合作的芯片不被攻击,设计者利益不被损害。论文研究内容主要包含以下几个部分:1.正交混淆算法设计:基于数学理论支持,详细介绍正交混淆硬件算法的设计和优化过程。正交混淆硬件算法设计通过理论分析构建特征矩阵同外部输入密钥的正交运算模型,设计正交混淆整体算法架构,实现由硬件IP核到特征向量的抽象映射过程。设计权衡算法开销,制定多周期实现算法降低硬件开销,提升算法时序的优化策略。同时根据算法的理论局限性对数据做预处理,确保正交混淆算法的功能性和稳定性。2.基于正交混淆的多硬件IP核防护:基于正交混淆算法设计,提出一种多硬件IP核的安全防护方法。该方法采用特征矩阵与输入密钥正交的方式隐藏状态和PUF电路,并识别多个设计成员。正交混淆密钥交互协议覆盖集成电路（Integrated Circuit,IC）设计、芯片测试与验证以及后期销售阶段,在确保芯片原有功能正确性的前提下为各阶段提供严密的信息保护,保障多方合作模式下的硬件安全。实验表明所提方案在不同密钥输入时寄存器状态翻转差异小于5%,在较大规模的电路中面积和功耗开销占比小于2%。基于正交混淆的多硬件IP核防护设计可以有效抵御多种硬件攻击,为用户提供独立密钥,达到保护硬件IP核的效果。3.基于正交混淆的扩展指令集RISC-V设计:经过在硬件IP核上的应用实验,总结出正交混淆算法硬件开销稳定,适用于大规模逻辑电路,支持参数化配置特征矩阵规模,支持部分解锁硬件IP核的同时能较好防护信息泄露等特点。根据正交混淆硬件算法的特点,第五章将正交混淆硬件算法应用在开源RISC-V架构,使用正交混淆方法判断输入密钥的正确性,通过对操作数施加偏置影响指令执行结果,实现对RISC-V扩展指令集的保护。此项基于正交混淆的扩展指令集RISC-V设计在TSMC65nm互补金属氧化物半导体（Complementary Metal Oxide Semiconductor,CMOS）工艺下实现流片,并通过芯片测试完成抗攻击性测试。实验结果表明正交混淆密钥认证方法为RISC-V提供分块授权方案,且安全性较简单密钥匹配提高36.3%,能有效抵抗设计信息泄露、功耗分析攻击和暴力攻击等硬件攻击,进一步增强芯片设计流程的安全性,保障复杂So C的团队合作。本文研究通过设计正交混淆硬件算法,将其应用于规模不等的硬件安全IP核进行多组递进实验,能弥补行业内对多方合作设计芯片时安全保护措施的空白,在一定程度上解决设计成员信息泄露问题,以有限的硬件开销为代价有效保护硬件IP核信息安全。