随着信息化和智能化的飞速发展,机载雷达逐渐由军用向民用领域推广,而动目标检测能力在机载雷达领域扮演着重要的角色。空-时自适应处理（STAP）技术作为提升机载雷达动目标探测能力的有效技术途径之一,虽然出现在四十多年前,但是世界范围内的兴趣仍在高涨。本课题来源于国家部委项目,考虑到STAP技术的杂波回波抑制性能以及实际工程应用中所受到的约束因素,本文对降维STAP算法的性能以及算法的实时实现等关键技术进行了研究。主要研究内容如下:1、基于自适应结构降维和固定结构降维设计了三多普勒通道联合迭代自适应处理（3CIAP）算法。全STAP算法虽然可以最大程度地滤除杂波,但是当信号矢量空间维度很大时,计算复杂度高,不能直接运用到实际工程中。已有适合工程应用的降维STAP算法运算资源开销大,效率低。本文基于上述两种结构的属性,提出一种两级级联的降维算法。第一级采用多普勒三通道联合自适应处理（3DT）对空-时二维数据进行预滤波,降低系统时域自由度（DOFs）,第二级采用相关相减多级维纳滤波器（CSA-MWF）,进行权矢量的求解。理论分析和仿真实验结果证实在本设计的应用背景下,与3DT和全STAP方法相比,该方法的杂波抑制性能损失都在3dB以内,而计算量则分别降低接近两个数量级和二分之一数量级以上。2、采用流水线结构实现空-时子空间变换和CSA-MWF电路的设计。空-时子空间变换和CSA-MWF是所提3CIAP算法的两项关键技术。前者在实质上相当于快速傅里叶变换（FFT）运算。通过分析和对比现有FFT处理器架构的特点,同时兼顾速度、功耗和面积,最终采用流水线的结构对FFT处理器进行设计实现,完成128点FFT运算。后者按照功能,可以映射成前向递推模块、后向递推模块和权值求解模块。前向递推模块对变换域后的空-时快拍数据完成正交分解,后向递推模块对期望信号完成后向滤波处理,权值求解模块完成标量权值向最佳权矢量的转化。各模块采用流水线结构以加速电路的数据处理量。3、基于多片现场可编程门阵列（FPGA）设计了一种并行处理系统并完成了功能验证。由于单片FPGA资源有限,且雷达系统对STAP处理器的实时性要求高。本文对所提3CIAP算法的并发性和同时性进行了研究,对算法进行子进程划分。结合算法的工作原理,整体则采用全局流水的方法以提高资源利用率,子进程采用局部并行的方案以提高电路的数据处理量。本文使用Matlab搭建信号模型产生回波数据,通过Modelsim、ISE和Matlab进行联合仿真,证实了设计的正确性且最终滤波结果的相对误差控制在10^-3数量级,满足雷达系统的精度要求。