近年来，随着网络技术的发展和视频编码标准受到广泛接受，视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源，不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务，多媒体数据的内容需要根据应用环境动态调整，转码正是实现这一挑战性任务的关键技术之一。 压缩域转码重用了码流中的信息，省去了复杂的DCT／IDCT运算，相对于像素域转码效率较高，广泛的应用于转码系统。本文通过研究MPEG-2标准，设计了基于TM5速率控制的MPEG-2视频频率域转码的整体硬件结构，并完成了速率控制、频率域运动补偿(MC_DCT)等关键模块的功能实现。针对MC_DCT中的矩阵乘法，本文设计了一种适合硬件实现的快速方法，在整体设计上采用了并行流水和脉动阵列的结构；针对小数形式的常数矩阵，采用线性组合的设计结构代替了单纯的截尾处理，并设计了分布式码表结构，实现了以移位相加代替普通乘法器的功能，显著提高了设计时钟频率。