信息革命及ULSI硅片时代的来临，使单片功能集成度持续增长，驱动着对更大电路密度和更高性能的需求。为了提高ULSI的频率特性，按比例缩小晶体管的特征尺寸的努力受到了互连线本征特性和寄生效应的限制，互连线的RC延迟成为ULSI进一步提高频率特性的瓶颈。因此研究互连延时成为当今进行电路设计和工艺的重点。本文就提出了简单的RC延迟模型和复杂的RLC互连延时模型，将模型的结果与HSPICE模拟结果进行比较分析，验证了模型能够比较精确的计算延迟时间。对传统的分布RC模型进行了改善，但随着互连向深亚微米级发展，寄生效应的影响尤其是电感的影响，必须考虑，因此建立新的RLC传输模型是很必要的，本文提出了这种新的互连模型，并对CMOS驱动互连线和芯片之间互连两种情况进行了分析，验证了延时模型是可靠和精确的，并对延时的改善起到了指导作用。为了提高电路性能及可靠性，并对连串扰及延迟引起的互连寄生效应影响的增长，电迁徙和功率损耗等方面进行综合考虑，刺激了低电阻率铜和低介电常数介质的发展。将这些新材料综合运用于集成电路的制作是一项非常艰难的任务。而通过互连延时模型的模拟与计算，得出新材料即铜和低k介质对延时的改善程度，及互连线的几何参数对互连延时的影响，并根据这些确定最优尺寸来适应集成电路设计的需要。文中还谈到了新设计方法即插入中继缓冲和可变间隙设计对延时的影响。试验方面则进行了铜互连线的TDDB试验，来验证低k介质对互连性能的改善。总之，本文对ULSI铜互连延时进行了普遍和深入的分析，对改善延时的方法也进行了全面的阐述。