论文部分内容阅读
近些年来,计算机技术和高速数据采集技术得到飞速的发展,各种信息汇聚成的海量数据正在以指数的形式增长。尤其是在雷达成像领域,高分辨率的SAR图像数据不断的增多,如何稳定高效地将这些巨大的数据量传递到主机设备进行后续的图像处理过程显得极其的重要。PCIe总线因其传输带宽极高、功能扩展性极强等优点,被广泛的应用于高速数据采集系统中。基于此背景,本文主要进行了如下内容的研究:1、研究了 PCIe高速串行总线协议规范,尤其对事务层的功能以及事务层的包结构进行了详细的分析和研究,通过对PCIe总线拓扑结构的学习,明确了主机、端点设备、交换开关、以及根复合体之间数据传输的过程,对上位机和驱动程序在PCIe传输系统中起到的关键作用有一定深入的理解,为后续的基于XilinxIP核的PCIe数据传输设计奠定了理论基础。2、研究了 XilinxK7FPGAPCIe硬核的用户接口时序,在此基础上采用传统的TRN事务接口作为用户接口,完成了总线主控式DMA控制器的设计。设计中简化了发送引擎状态机、接收引擎状态机的状态转移过程,为发送事务接口以及接收事务接口分别增添了异步FIFO的数据传输通道,解决了 FPGA中其它模块与DMA控制器进行数据传输时的跨时钟域处理问题,最后通过TRN-to-AXI桥逻辑设计实现了 DMA控制器与PCIe硬核之间的接口时序转换,为进一步采用PCIe硬核进行DMA数据传输设计提供了可行的设计思路。3、研究了基于Xilinx V7 FPGA XDMA硬核的DMA高速数据传输的实现方法,完成了 XDMA硬核用户接口数据传输逻辑的设计,还研究了基于Root Port模型的DMA读写传输仿真平台的搭建,为本文相关的逻辑设计提供了仿真验证的手段。最后通过上位机和驱动程序的紧密配合,在VC709硬件开发平台上完成对基于XDMA硬核的PCIe3.0传输设计的测试与验证。测试结果表明,在单次DMA传输数据包设置为8MB的情况下,DMA读传输的有效数据带宽可以达到3.87GB/s,DMA写传输的有效数据带宽可以达到4.16GB/S,能够满足大多数采集系统对高速数据传输的需求。