频率合成技术被广泛运用于通信、电子仪器、导航等领域，其发展主要经历了直接频率合成技术、锁相环频率合成技术（PLL）以及直接数字频率合成技术（DDS）三个阶段。其中，直接数字频率合成技术是一种新兴的频率合成方法，是频率合成技术的一次飞跃。DDS具有频率分辨力高、频率转换速度快以及相位噪声低等特点。特别是伴随着数字集成电路、电子技术以及EDA技术的飞速发展，DDS技术更是有了突飞猛进的进步并在多个领域得到广泛应用。　　 课题的任务是在现场可编程门阵列（FPGA）的基础上实现1.10GHz～1.20GHz的L波段低相噪DDS设计。由于受到D/A转换器以及奈奎斯特准则的限制，DDS的输出频率无法满足设计要求，于是在文中提出将DDS与PLL相结合的频率合成方法，最终在FPGA的中实现DDS功能并结合PLL设计出符合要求的频率综合器。　　 论文先对DDS和PLL的原理和结构功能进行研究，并在理论上分析了输出频谱的噪声特性；其后利用QuartusⅡ软件，在FPGA芯片内完成DDS设计和功能仿真验证；同时在NiosⅡIDE开发环境下实现FPGA内的NiosⅡ软核控制系统；文中提出DDS与PLL相结合的频率综合器设计方案，在比较各种方案的优劣后最终采用了简单、容易实现的DDS直接激励PLL设计方案；并根据DDS直接激励PLL的原理，选择适用的电路器件分别设计完成了D/A转换，混频滤波，锁相环倍频以及系统电源；最后经过软件仿真和硬件调试实现所需的频率段输出，并对整个系统的相位噪声进行了分析。　　 最后，经过反复的调试和修改，完成系统设计，证明了设计方案的可行性。