在现代VLSI系统里,时钟信号日益受到重视,因其质量好坏对系统性能有着重大的影响。随着频率和集成度的提高,时钟网络的设计面临着重大的挑战。高性能的时钟网络要求具有较低的时钟不确定性以及较小的功耗。 本文首先概述了时钟分布网络的相关知识,包括时钟分布网络的基本结构、时钟分布网络的重要量度以及现有的时钟网络技术。着重研究了一种千兆赫兹时钟产生电路——环形行波振荡器,该振荡器由差分传输线和CMOS反相器对组成,具有低功耗、低抖动的优点。振荡器的工作原理涉及了微电子集成电路以及传输线等基本理论。本文基于理论分析与软件仿真相结合,详细分析了振荡电路各组成部分的工作原理,给出了相应的数学模型及仿真图。接着再深入分析,并对单坏振荡器电路进行了时域、频域仿真,并研究了几何参数对单环振荡电路的性能的影响,对今后环形行波振荡器电路的设计分析具有参考价值。论文最后对环形行波振荡器阵列进行了仿真,仿真结果表明该振荡器阵列具有较好的相位一致性,较小的偏斜,适合作为下一代集成电路的全局时钟分布网络。