本文设计了包含四个通道的模拟波束成型接收前端芯片,每个接收通道由低噪声放大器、混频器和移相器组成,时钟产生器输出四路不重叠25%占空比的方波信号驱动四个通道的混频器。本文在明确了各个模块及整体的设计指标的前提下,完成了四通道模拟波束成型接收前端整体电路设计及测试,并研究了接收前端波束成型及干扰消除的特性。优良的通信质量,要求接收前端具有较低的噪声系数、较高的线性度;良好的波束成型效果,要求移相器具有较高的精度;长久的待机时间,要求电路具有较低的功耗。为了满足无线移动通信系统上述的性能要求,本文提出了一种新颖的模拟波束成型接收前端结构。在所提出的接收前端中,低噪声放大器、有源混频器和可重构开关为层叠式结构,对天线接收的信号进行放大并下变换到中频,并从射频到基带对电流进行复用,降低了接收前端电路的功耗;一组并行的无源混频器将基带的阻抗变换到射频端,实现由本振信号定义的输入阻抗匹配;移相功能通过正交有源混频器及可重构开关实现,采用常数跨导矢量调制技术,有源混频器输出的正交中频电流信号,通过可重构开关进行加权及换相,最后由负载转换为移相后的中频电压信号;时钟产生器采用二分频器、与门结构,二分频器先产生正交的50%占空比的方波信号,再通过与门进行与运算得到25%占空比的方波信号。四个接收通道的中频信号直接在电流域进行合成,并在负载端转换为中频电压信号输出。时钟产生器输出的四路25%占空比方波本振信号通过H型时钟驱动网络为各个通道的混频器提供幅度、相位一致性良好的驱动信号。每个接收通道的移相器通过串行外设接口单独进行控制,实现波束成型及干扰消除功能。本文重点分析了模拟波束成型接收前端芯片版图设计中的重要事项,给出了版图设计的流程及基本原则,并根据上述流程及原则完成了模拟波束成型接收前端版图的设计。该四通道接收前端采用40nm CMOS工艺实现,并进行仿真验证及测试。根据测试结果,芯片满足S11小于-10 dB,噪声系数为5.0 dB,接收前端转换增益为21.1 dB,中频带宽大于100 MHz,输入参考P1dB为-15.49 dBm,输入参考IP3为-4.77 dBm,单通道功耗为3.81 mW,均方根相位误差为1.59~?,增方根增益误差为0.27dB。