相比于传统的CMOS电路,单电子晶体管(single electron transistor,SET)电路具有小尺寸和低功耗等优点。当前工艺下制备出来的SET已经能在室温下正常工作,同时,在制备工艺上,SET逐渐与CMOS兼容,更进一步推进了SETMOS混合逻辑向实用化趋近。因此,本文分析研究了在室温条件下SET的新特性,基于SETMOS混合结构设计了类伪NMOS逻辑和可重构逻辑等,主要创新工作体现在:1.改进了SET的电导分析模型,并基于改进了的电导分析模型对其电导特性进行了初步分析。基于此模型,我们对栅-源、源-漏的电导特性进行了验证,其结果与SET的I-V特性如库仑振荡、库仑阻塞和库仑台阶等完全相符。特别地,通过分析证明,该模型适用于0K<T≤300K下的SET。此外,我们还利用该电导分析模型对SET负微分电导进行了验证和初步分析。2.提出了能量量子化条件下的SET分析模型,并对该模型进行了验证。从正则理论出发,计算出室温条件下SET的临界尺寸:存储器件为6.9nm,逻辑器件为1.7nm;计算出SET室温下发生能量量子化效应的临界尺寸:2.3nm。考虑到能量量子化带来的副作用,从室温下能正常工作的SET的制备已取得的成果中对避免能量量子化效应提出了解决办法:SETMOS混合逻辑。3.设计了基于SETMOS混合结构的类伪NMOS逻辑。从伪NMOS逻辑出发,我们提出了基于SETMOS混合结构的类伪NMOS逻辑,给出了它的一般结构,并通过仿真验证了具有代表性的3输入混合下拉网络类伪NMOS逻辑。基于类伪NMOS逻辑,我们设计了NAND门,NOR门以及n输入混合PDN门,对上述逻辑门的功能、功耗、延迟、面积和电压摆幅等功能性能问题进行了研究,并与利用CMOS逻辑和纯SET逻辑实现上述功能门在各个方面进行详实的比较。我们对类伪NMOS逻辑的多级电路以及多扇出电路的驱动能力进行了研究,结果显示类伪NMOS逻辑的驱动能力与预测一致,并能够保持电压摆幅的恒定以及功耗的相对稳定。对类伪NMOS逻辑中的n输入逻辑门,只要1个PMOS、1个NMOS、n个SET就能实现其功能,与CMOS逻辑相比,类伪NMOS逻辑节省了面积,与伪NMOS逻辑相比,类伪NMOS逻辑降低了功耗。更为主要的,类伪NMOS逻辑对基于SET的大规模集成电路设计是非常适合的。4.设计了基于SETMOS逻辑的可重构反相器/缓冲器单元和可重构类伪NMOS逻辑。我们设计了基于SETMOS逻辑的可重构反相器/缓冲器单元,对该单元进行了模拟并获得了很好的结果,这是基于SETMOS逻辑进行可重构设计的跨越性的一步,为后续的可重构设计奠定了坚实的基础。根据可重构反相器/缓冲器单元,我们提出了更为一般的基于SETMOS混合结构的可重构逻辑,同时结合第四章中提出的类伪NMOS逻辑,我们将基于SETMOS混合结构的可重构逻辑命名为可重构类伪NMOS逻辑,通过对可重构类伪NMOS逻辑中3输入代表性电路、多级电路、多扇出电路的设计和模拟,分别研究了其面积、功耗、延迟、电压摆幅和驱动能力等多项性能指标,并与传统的CMOS逻辑进行比较。明显地,这种可重构逻辑能扩展到任意的n输入的情形。在n输入可重构类伪NMOS逻辑电路中,通过电路的可重构性和不同的配置,仅仅使用1个PMOS管、1个NMOS管和n个SET最多能实现2n种逻辑功能,这能大大减少面积和功耗。5.设计了可重构单SET多输入逻辑。我们从机理上对可重构类伪NMOS逻辑进行研究。基于该机理,我们设计了基于SETMOS混合结构的另一种可重构逻辑:可重构单SET多输入逻辑,该种该类SETMOS混合逻辑中,其结构固定不变,由PMOS管、NMOS管与SET串联构成,仅仅通过在SET的栅端增加电容和输入的个数而改变其获得新的功能。我们还根据可重构单SET多输入逻辑结构设计了可重构NAND/NOR系列逻辑。实现任意的逻辑功能,可重构单SET多输入逻辑均只需要耗用1个PMOS、1个NMOS、1个SET,能最大限度的节省面积。