集成电路测试是保证芯片质量的关键步骤之一,一个微不足道的故障带来的损失都可能是无法估计的,所以集成电路测试一直是集成电路领域中的一个重点研究问题。超大规模集成电路和片上系统时代的到来使得集成电路的规模和复杂度极大提升,传统的扫描路径法由于测试成本过于昂贵以及测试向量存储空间需求过大,因此在一些电路测试中很难实现。逻辑内建自测试(Logic Built-In Self-Test,LBIST)将测试系统植入芯片内部,不但简化了测试过程,降低了测试成本,缩短了测试时间,还具有可以现场测试和真速测试的优点。本文选题来源于企业工程项目,旨在为一款兼容Power架构微处理器内核的核心数字逻辑模块进行逻辑内建自测试的植入,使其满足DFT设计规则和故障覆盖率的要求(故障覆盖率达到96%以上)。本文以微处理器内核模块为测试对象,进行了LBIST预处理,根据其内部结构并考虑引入的硬件面积和测试时间,对其插入了32条扫描链,最长扫描链长度为1002,总共的待测故障点为3553661个,给出了逻辑内建自测试的基本结构,实现了逻辑内建自测试的三大功能模块:测试向量生成模块,测试控制模块以及响应压缩模块。通过采取插入相移位器、加权集伪随机、二次捕获、插入测试点等方法改善了LBIST的测试效率,提升了测试故障覆盖率。最后搭建测试验证平台,完成故障仿真,模拟测试过程。在逻辑内建自测试设计过程中,为了提升故障覆盖率,本文对测试向量产生模块进行了优化,选取线性反馈移位寄存器作为测试向量产生模块的基本结构,针对处理器中的内部逻辑,加入相移位器来减小测试向量的相关性,增加其随机性;针对处理器内部每条扫描链测试向量针对性较弱的问题,通过插入加权器产生加权集伪随机序列,并采用二次捕获技术来加快测试的收敛速度,改进测试向量的测试效率。验证表明本文设计的LBIST能够得到优化的正确特征值,测试的微处理器模块在测试向量为40000的情况下,将原有的故障覆盖率从93.19%提升到了96.47%。同时为了进一步提升测试故障覆盖率,在设计中插入了一些观测点和控制点,使覆盖率提升到了97.48%,最后采用LBIST结合扫描测试技术,使得覆盖率进一步提高到99%以上。