随着大规模集成电路的发展和工艺尺寸的持续缩小使得物联网技术得到了蓬勃的发展,进而推动可穿戴设备、智能家居等诸多应用场景的快速发展。在这些场景下电子设备需要在保持正常功能的同时具有较高的能效以尽可能的延长使用的周期,然而大量用于采集模拟信号的无线传感器的应用将会造成整个系统功耗过大。模数转换器（Analog-to-Digital Converter,ADC）作为无线传感器中连接模拟输入信号和数字信号处理芯片的关键模块,一直是研究人员们关注的焦点。高度数字化电路和良好的数字兼容性使得逐次逼近型（Successive Approximation Register,SAR）ADC在众多ADC架构中脱颖而出,成为了近些年的研究热点。而时间域内分辨率随着电源电压的降低而增大,因此极低电源电压下基于电压时间转换器（Voltage-to-Time Converter,VTC）和时间数字转换器（Time-to-Digital Converter,TDC）结构的ADC也引起了研究人员的注意。本文主要研究了SAR-TDC混合型ADC及关键电路的低功耗技术,针对低功耗ADC中极低电源电压下关键模块设计所面临的诸多问题,首先介绍了低功耗SAR ADC及时间域数据转换器的各模块设计要点,其次基于SMIC 40nm 1P8M CMOS工艺设计了一款低功耗混合型SAR ADC。本文的主要创新点为:一、根据低功耗SAR ADC的特点针对性的设计了一款全新的电容DAC开关时序,相较传统的基于电容DAC下极板采样的时序实现了98%的功耗降低和86.91%的单位电容数量降低,同时通过对电容DAC开关时序的共模电平变化、线性度、寄生电容和Vcm参考电平精度等诸多因素的综合分析证明了该时序具有较好的综合表现。二、在采样开关的设计中,通过采用自举技术使得极低电压下采样信号的线性度可以得到保证,同时采样过程中的衬底偏置技术和保持过程中的耦合信号消除技术的使用使得采样开关最终在0.4V电源电压、200k S/s采样速率下实现了89.03d B的SNDR。三、采用了异步动态逻辑和比较器时钟产生电路相结合的方式实现了ADC输出的锁存、比较器时钟的产生和电容下极板电平的切换,提升了输出的准确性并降低了外部时钟的复杂度。四、采用了电压域与时间域相结合的SARTDC混合型ADC,极大地降低了极低电源电压对传统SAR ADC电平量化造成的困难。基于SMIC 40nm 1P8M CMOS工艺,所设计的ADC在0.4V电源电压,200k S/s采样速率和奈奎斯特输入下仿真结果表明整体功耗为143.15n W,SNDR和SFDR分别为56.48d B和58.74d B,有效位数达到9.09bits,DNL和INL的最大值分别为-0.62/+0.35LSB,-1.03/+1.02LSB。