作为参考时钟和本振信号的发生单元,频率合成器是现代通信、电子对抗、雷达等电子系统中的核心部件。随着现代电子技术的发展,宽带捷变频频率合成器在通信以及雷达系统中都发挥着重要作用,捷变频频率合成技术的研究也受到越来越多的关注。在诸多捷变频源的实现方案中,锁相式捷变频源具有输出频带宽,结构简单,功耗低,相噪、杂散抑制好等优点。因此,锁相式捷变频技术的研究具有十分重要的意义。本文在简要介绍和分析捷变频频率合成技术相关理论的基础上完成了一个L波段锁相式捷变频频率合成器的设计、仿真与调试。该频率合成器基于ADF4153小数分频频综芯片,采用三阶无源环路滤波器结构以及自行设计的宽带压控振荡器,并采取了一系列措施减小锁相环的跳频时间。这些措施包括:采用FPGA实现高速控制,采用高分辨率并行DAC以及高速低噪声的运放芯片实现高速细步进电压预置,采用基于FD变换的预置电压校准技术保证预置电压精确度,以及采用小数分频提高鉴相频率。在压控振荡器设计过程中,本文根据设计指标要求确定了考毕兹振荡器结构,在振荡器输出端增加共集结构隔离放大器改善压控振荡器稳定性,并采用ADS版图联合仿真提高仿真的准确性。在预置电压模块设计过程中,采用ADR01与运放芯片构成的闭环结构产生-10V高精度参考电压,并通过AD5445与运放构成的反向放大器实现正电压输出,再通过OPA627高速低噪声运放构成的同相加法器实现高精度,细步进电压预置。通过测试,该频率合成器在输入10MHz外部参考情况下,输出频率范围1500MHz~2000MHz,频率分辨率1MHz,跳频时间小于10us,相位噪声低于-91dBc/Hz@10kHz,达到了预期的设计目标。本文探索了锁相式频率合成器捷变频技术的具体实现方法,研究了宽带压控振荡器的仿真设计方法,这些工作都具有非常重要的现实意义和广阔的应用前景。