在集成电路整个设计流程中，后端设计介于前端系统分析设计和Foundry制造封装，在传统设计规模较小的电路中，后端设计主要是人为的全定制设计，但是当电路规模大到一定程度时，必须借助于EDA工具来实现，如今，后端设计在整个设计过程中起着越来越重要的作用。 随着超大规模集成电路进入到超深亚微米阶段，其规模也变得越来越大，对系统的速度要求也越来越高，进入到0.18μm/0.13μm工艺时，如何使得设计最终有较好的良率，需要引起后端设计者的重视。 本论文以UHF RFID的数字部分芯片作为课题研究背景，采用理论阐述和设计相结合的方式，探索了一种完善的后端设计全流程，讨论了必要的后端设计验证步骤。针对后端设计过程中面临的挑战，论文中提出了相应的解决方法，其中对于电源完整性和信号完整性问题，从布局和布线两个方面分别进行了优化，提出了改善电源完整性和信号完整性问题的方法，并相应的对结果进行了对比分析；最后为增强设计的可靠性，讨论了后端设计中必要的验证环节。 目前，该数字芯片已于2006年12月提交SMIc采用0.13μm CMOS工艺进行MPW流片，整个芯片约1.35万门，Core尺寸为371μm×368μm，IO端口为24个。