5G、低功耗广域网等基础设施加速建设,人工智能、边缘计算、区块链等技术将和数以万亿计的物联网设备结合,万物互联对低成本、低功耗、高性能的智能传感器的设计与实现提出了更高的要求。以类脑计算为背景的脉冲神经网络(SNN,Spiking Neural Network),具有脉冲事件驱动性质,是处理时空问题的有效工具。SNN处理器具备强大的计算能力,同时实现具备低成本、低功耗、高并行性,有望延续摩尔定理,实现强人工智能的落地,近些年来成为了研究的热点。当前数字脉冲神经元设计存在资源开销高、片上学习实现优化不足,大部分处理核不支持在线学习,通用性低等问题。本文在已有的研究基础上,以低资源开销、高速、通用性为目标,利用流水、复用等电路优化技术,对神经元的实现模型优化进行了研究,设计了支持在线学习的通用处理核架构。从而满足未来低成本、高速、具备片上学习能力的SNN人工智能、边缘计算等应用需求。本文创新点和工作如下:(1)神经元是网络的基本组成,其功耗和资源开销是SNN处理器的主要部分,我们对常见的神经元模型的实现进行优化。设计了具有在线学习能力的LIF神经元,提出将突触的学习功能迁移到神经元模型,以减少大规模神经网络实现的开销,并对相应的状态更新模块进行设计;通过缩放等电路优化,减少IZH神经元实现的资源开销,设计了其计算更新的流水架构。(2)处理核作为类脑芯片的基本组成单元,当前大部分处理核需要定制的电路元器件,并且设计复杂。我们设计了基于LIF神经元,支持在线学习功能的通用SNN处理核架构,包含256个脉冲神经元和6万个突触。对处理核的各个部分,包括输入输出脉冲缓存,突触和神经元存储,控制模块、突触权重更新等模块进行设计。创新地提出了控制模块流水更新策略、时分复用物理神经元的方法,对支持在线学习的控制模块的读、更新、写时序进行了阐述。(3)最后,对处理核进行仿真测试,处理核完成状态更新与在线学习,接收脉冲数据与神经元的复用。FPGA原型验证,综合实现结果表明,逻辑资源占用不到开发板的1%,存储资源为3.04%,动态功耗为13mw,分析了基于设计的处理核大规模SNN网络实现瓶颈。在65nm的TSMC工艺库下综合,面积为0.2mm~2,突触操作速率为100MSOP/s,并与典型的SNN处理核进行对比。