信息系统安全关乎国家安全。私钥与公钥密码体制是信息系统安全机制的核心。因密码体制中计算复杂且密钥信息敏感,信息系统的安全机制多以协处理器硬件芯片的形式来实现密码体制功能。目前需要对信息系统安全机制中的密码芯片作高难度计算的性能高效化的研究,而素域模除运算作为公钥密码ECC和RSA中最复杂、最耗时,难度最高的基本运算,其高性能的实现自然成为重点研究目标之一。另一方面,密码芯片在信息系统安全机制中处于核心地位,常被作为攻击目标,因此抗攻击密码芯片结构的设计成为密码芯设计中不可或缺的一部分。近年来硬件故障注入攻击技术的发展和应用使得密码芯片面临新的挑战,导致高性能且抗硬件故障注入攻击的密码芯片开发成为一个研究热点。本文研究高效且抗故障注入攻击的大素域模除运算单元的安全结构设计,具体地,论文提出了三类素域模除算法:一类面向字处理的易于脉动结构实现的高性能素域模除硬件算法、两类可抵抗硬件故障注入攻击的基于线性算术码的素域安全模除算法;给出了一类基于素域模除算法的面向字处理的脉动模除芯片结构设计及两类基于素域安全模除算法的可抵抗硬件故障注入攻击的安全脉动模除芯片结构设计（Style-Ⅰ型和Style-Ⅱ型）;用Verilog语言和Synopsys Design Complier软件分别对三类脉动素域模除芯片结构关于多种模长与字长的组合进行了建模、仿真和逻辑综合完成了三类素域模除芯片结构的前端设计。本文对大素域模除芯片结构与抗硬件故障注入攻击的素域模除芯片结构设计有下述代表性结果:1)本文设计的脉动处理单元字长w=2的面向字处理的脉动素域模除芯片结构与此前最好的两个结果相比在基本保持相同面积开销的情况下大幅下降了关键路径时延至少达18.75%,时空开销下降至少达14.87%,此研究为素域模除芯片研究工作的一个实质推进。2)本文设计的六种字长的面向字处理的脉动素域模除芯片结构整体上在作者所知的公开发表文献范围内都有着最优的面积性能,本文结构除字长w=2的结构的面积开销较已发表文献中的最好结果在部分情况下稍有浮动之外,其它结构的面积开销都比当前最好的结构低,其中w=64的面积下降比例最为显著:最大可达84.39%,最小可达31.25%,平均达到60.74%,这对于面积受限的应用来说是非常有价值的。3)两类安全芯片脉动结构是已知文献中首次对素域模除运算抗硬件故障注入攻击结构的研究。其中Style-I型安全结构中,w=64的结构有最好的实现性能,该实现结构对文中定义的五类错误模式（单比特错误,单PE单周期错误,单PE多周期错误,多PE单周期错误,和同轮多PE错误）)均有接近100%的检出率,且在面积最优的1024比特模除的实现中,由错误检测部引起的开销仅占单一模除模块开销的12.66%,相比于文献上的二元域模除安全结构的检测部需用20.24%的额外面积开销,本文工作为一个有意义的进展;Style-II型素域安全模除芯片结构可在发现错误的同时准确地定位错误所在的脉动处理单元的位置,因而有更强的抗硬件故障注入攻击特性。