图像匹配技术已成为现代信息处理领域中的一项重要技术，被广泛应用于军事和民用领域。去均值归一化互相关算法作为一种经典的基于灰度的图像匹配算法，具有算法实现简单、匹配概率高、信噪比高等优点。但其处理的数据量大、算法计算复杂度高的缺点，导致其在实时图像处理系统中的应用受到很大限制。为了满足图像处理系统对于互相关匹配算法的实时性要求，本文首先提出了一种基于FPGA的去均值归一化互相关图像匹配计算结构，并应用该结构在FPGA内实现了一个图像互相关匹配IP核。通过优化的结构设计，IP核算法计算周期、电路最高运行频率及计算精度等指标均有显著改进。为了提高系统的适用性，IP核同时考虑了基准图内部存储器或外部存储器缓存两种方式，以满足不同尺寸基准图的需要，且基准图与实时图尺寸可配置。IP核还使用了Sobel边缘增强算子进行图像预处理操作以抑制噪声，锐化相关峰。在Quartus II12.0和ModelSim10.0环境下对IP核进行了仿真测试，并在Stratix IV系列FPGA上实现了板级验证。实验结果表明，该IP核对比已有文献中的设计，算法计算周期减少了约6%，电路最高频率由100MHz提高到了200MHz以上，精度由106提高到108。使用320×256大小的基准图和64×64大小的实时图进行去均值归一化互相关匹配时，IP核可以在16.12ms内完成计算，满足实时性要求。其次，本文分析了ADI和TI公司主流DSP上常用的Link Port和串行RapidIO两种高速接口。在FPGA中设计实现了这两种接口逻辑，并利用逻辑仿真工具、片内逻辑分析仪等验证了逻辑功能，测试了传输正确性。最后，结合图像互相关匹配IP核与高速接口逻辑，本文提出了一种图像互相关匹配协处理器结构。该协处理器具备数据传输速度高，适应性强，系统灵活等优势。基于实验室已有的硬件平台，将该协处理器分别应用于基于ADSP-TS201DSP的图像处理系统和基于TMS320C6455DSP的图像处理系统，并进行了测试，验证了协处理器逻辑的正确性。