随着网络的开放性、共享性和互联程度的不断扩大，网络传输的数据和信息安全问题越来越被人们所重视。密码学是实现网络安全、防止非法入侵和攻击的重要工具。但是由于需要对数据包执行复杂的密码学运算，因而，随着网络传输速率不断提高，用传统的软件方式来实现各项安全功能会使系统的负荷和资源占用率增加，并且不能满足速度上的要求。针对这一问题，本文在对国内外网络安全产品进行分析研究的基础上，提出了芯片级的网络安全实现方案——网络数字安全芯片。 本课题介绍的网络安全芯片是用来对数据进行加密、解密以及完整性检测。该芯片主要分为两个部分：AES加密解密部分、SHA-1完整性检测部分。在设计的过程中，完成了整体的结构划分及各部分功能，使用VHDL硬件描述语言进行了系统的描述，并基于Altera公司的APEX 20K系列FPGA芯片以及Quartus Ⅱ开发平台完成了软件平台上的功能仿真，实现了采用128比特密钥的数据加密、解密和512比特数据的散列算法。 本文首先从系统的开发背景、社会需求和实现意义谈起，然后介绍了先进加密标准算法AES以及散列算法SHA-1的算法原理。AES算法和SHA-1算法将安全、高效、使用的方便性和灵活性集于一体，具有硬件实现简单的特性。接着介绍针对AES算法和SHA-1算法进行的ASIC设计。最后介绍了芯片的功能仿真，仿真的结果达到了设计要求，表明设计的正确性。