直接数字频率合成（DDS）作为新一代频率合成技术，优点包括频率分辨率高、转换速度快、频率捷变相位连续、相位噪声低等。现代雷达与通信系统对频率合成的调频时间、带宽、噪声水平都提出了极为苛刻的要求，作为未来在相干频率合成方面的主要发展方向，直接数字频率合成（DDS）在跳频时间等方面占有绝对的优势，但带宽频谱范围内的杂散性能远低于系统需求，严重制约了DDS技术的发展和应用。DDS的输出频率较低、杂散性能不够理想等缺点限制了DDS的应用。本课题分析了DDS的杂散产生的根源，提出了改善DDS杂散性能的方法，研究了基于FPGA的低噪声高速DDS实现技术，并进行了实际应用验证。针对DDS宽带范围内的高杂散这一基础性问题开展研究，在相位累加信号处理过程中引入高阶和差调制结构，建立基于和差调制的DDS相位噪声与杂散模型，提出和差调制多种结构和阶数选择、权值优化算法、多种和差调制结构分频段组合输出算法、数字预失真补偿杂散抑制算法，在降低输出频谱相位噪声水平的同时减少杂散数量并降低杂散幅度。提出基于相位信息预处理的高速DDS实现方法，承载算法研究的同时提高输出频率。结合多种降噪算法和创新性实现方法可综合实现宽带、捷变、低噪声的直接数字频率合成。