有机电子器件具有质量轻、可兼容于柔性衬底、可大面积制备等一系列优点,在集成电路、柔性显示、有机传感器等领域展现出非凡的应用前景。近几十年中,针对有机场效应晶体管（OFET）存储器件,研究者们做了大量的工作,取得了巨大的研究进展。然而,目前关于OFET存储器件的研究,仍然存在许多亟待解决的问题,远远未能达到实际应用的要求。鉴于此,本文从OFET存储器件结构的合理设计入手,为当前该类器件研究中存在的一些问题提供了可行的解决方案,通过在传统聚合物电荷俘获型OFET存储器件结构的基础上,引入N型半导体插层,制备了基于并五苯的OFET存储器件,研究了所制备器件的电学性能。主要研究内容如下:1.针对并五苯/聚合物电荷俘获介质界面上存在带正电荷的缺陷态,导致OFET存储器件操作电压较高的问题,我们设计了一种并五苯OFET存储器件结构,通过在并五苯和聚合物电荷俘获介质之间引入N型有机半导体插层,利用静电感应效应降低界面上空穴势垒高度,同时调节空穴势垒宽度,以实现并五苯OFET器件存储特性的提高。为了验证这一设计的合理性,我们制备了OFET存储器件Cu/pentacene/PTCDI-C13/PVN/SiO2/Si（p+）,实验结果表明,该器件在较小的操作电压下即可得到较大的存储窗口,使用±35 V/10-3 s的脉冲电压即可实现器件的写入/擦除操作,在经过104次写入/擦除周期的抗疲劳测试后,器件仍能够保持可靠的开关电流比,在空气中经过104 s（经拟合外推至108 s）的保持时间后,OFET存储器件的开关状态仍然能够保持稳定。2.为了解决由于有机小分子半导体薄膜表面粗糙度较高,导致并五苯OFET存储器件场效应迁移率较低的问题,我们提出了另一种并五苯OFET存储器件结构,基于静电感应理论,在聚合物电荷俘获介质和阻挡层之间引入N型半导体作为间接插层,通过改变N型半导体的厚度来调节并五苯/聚合物电荷俘获介质界面上的空穴势垒高度,从而提高并五苯OFET器件的存储特性,同时,这一结构的设计使得并五苯可以直接在聚合物电荷俘获介质表面生长,保证了器件的场效应迁移率。基于这种结构,我们制备了OFET存储器件Cu/pentacene/PVN/ZnO/SiO2/Si（p+）,实验结果表明,该器件可在更低的操作电压下实现较大的存储窗口,使用±30V/5×10-4 s的脉冲电压即可实现器件的写入/擦除操作,同时保持较高的场效应迁移率(0.73 cm2 V-1 s-1),并且,通过调整N型半导体ZnO的厚度,可以得到具有较好的保持特性以及优异抗疲劳特性的器件。3.较厚的阻挡层材料也是导致并五苯OFET存储器件操作电压较高的原因之一。为了解决这个问题,我们通过使用高介电系数（High-k,高-k）氧化物Al2O3作为阻挡层材料,以ZnTe作为N型半导体间接插层,制备了OFET存储器件Cu/pentacene/PS/Al2O3/ZnTe/Al2O3/Si(n++),进一步降低了并五苯OFET存储器件的操作电压。实验结果表明,在栅极上施加±15 V的操作电压,存储窗口即可以达到10 V,开关电流比大于106,并且,经过104 s的保持时间后,OFET存储器件仍可以保持6×105的开关电流比,展现出优异的保持特性。