卷积神经网络是深度学习算法的重要实现方式之一,在图像识别、视频处理等领域具有广阔的应用前景。然而,随着需求的不断扩展,卷积网络中的神经突触和神经元的数量成倍增加,其带来的硬件功耗、矩阵乘法运算的计算开销均是巨大的。忆阻器具有功耗低、体积小、读写速度快等优点,并且可以快速执行乘累加运算,在硬件实现卷积神经网络上有得天独厚的优势。因此,本文围绕基于忆阻器的卷积神经网络架构展开研究,论文主要工作如下:第二章着眼优化基于忆阻器的卷积神经网络识别性能,对单片阵列卷积神经网络架构展开研究。主要研究内容包括单片阵列卷积神经网络的网络结构、阵列映射方法,激活函数的优化与性能指标函数。本章的第2.1节主要介绍了网络的基本结构及其阵列的映射方法。在第2.2节中分析了绝对值激活函数在网络中的性能及针对网络结构特点所设计的性能指标函数。最后在第2.3节中分别介绍了理想条件下与非理想条件下网络的仿真性能。第三章针对单片阵列计算支撑能力有限的问题,对多片阵列互联的卷积神经网络架构展开研究,提出一种“M-N-P”模式的互联架构。本章首先在第3.1节介绍了多片互联卷积神经网络的基本架构,包括组成互联架构的基本计算单元和互联方法。接着在第3.2节中介绍了网络的阵列实现,包括基本计算单元的阵列实现,网络的多片阵列映射方法以及通用算法的映射方法。最后在第3.3节中分别在理想条件下和非理想条件下对多片互联卷积神经网络进行了仿真实验。第四章针对多态阵列器件制备困难的问题,提出一种基于少态器件的卷积神经网络架构。本章首先在第4.1节中详细介绍了算法的思想,引出算法的设计及实现,随后在第4.2节中展示了分别在理想条件和非理想条件下,算法在单片阵列卷积神经网络和多片互联卷积神经网络架构中的仿真性能。第五章针对阵列的非理想性严重影响神经网络性能的问题,提出一种基于输入拆分的神经网络校准算法。本章首先在第5.1节介绍了算法的设计思想与实现,同时还介绍了如何在基于忆阻器阵列的感知机与卷积神经网络中进行校准。随后在第5.2节进行了仿真实验,展示了校准算法在神经网络中的性能。本文所研究的内容对于卷积神经网络在忆阻器阵列的实现与应用能提供一种新思路,有望推动忆阻器神经形态计算的进一步发展。