CCD图像在其获取过程中由于噪声引入而给别的处理带来不便,因而对其进行降噪处理是一项至关重要的工作。针对CCD图像处理系统数据量越来越大,实时性要求越来越高的特点,采用传统的CCD图像降噪工程化实现方法并不能满足要求。专用指令集处理器(Application Specific Instruction set Processor,ASIP)技术的出现填补了数字信号处理器(DSP)和专用集成电路(ASIC)间的空白,其在具备DSP设计灵活度高的基础上避免了高成本的价格劣势,在具备ASIC设计成本低的基础上避免了ASIC设计灵活度小的缺点,逐渐成为在硬件实现时一个新型的研究领域,尤其是ASIP阵列结构的发展为海量数据的实时处理提供了一种新的方法。本文依托图像实时处理项目,针对CCD图像的特点,提出了一种采用基于RISC架构的ASIP阵列处理机来进行降噪的方法。以Xilinx公司FPGA Virtex5 lx85为载体,采用硬件描述语言VerilogHDL实现了一个16bit单指令单周期ASIP处理单元。在此基础上结合并行处理机的结构,设计并实现了一个基于MIMD结构的分布式存储器ASIP阵列处理机。此外,本文结合5/3提升小波滤波算法对其进行了仿真实验,结果表明我们设计的ASIP阵列处理机是正确有效的。最后在FPGA程序完成的基础上,设计并实现了ASIP阵列处理机的硬件平台图像降噪处理电路,并对其进行了信号完整性分析。