图像特征点提取是计算机视觉领域的一个重要研究课题。然而,多数图像特征点提取算法的计算复杂度较高。在实际应用中,传统的PC平台很难满足实时性特征点提取的需求。因此,采用FPGA(Field Programmable Gate Array)平台对其进行加速就成为了研究热点。同时,图像特征点提取算法得到的匹配结果中通常会包含大量的误匹配点,采用RANSAC(Random Sample Consensus)算法能够有效地将其剔除。针对图像特征点提取算法实时性与鲁棒性的需求,本文设计了基于FPGA的rBRIEF(Rotated Binary Robust Independent Elementary Features)描述符构造算法与RANSAC算法的硬件加速方案。在rBRIEF算法的硬件实现中,本文采用了象限分割与角度查找的方法生成特征点主方向,并使用旋转采样点提取模板的方式来生成描述符。然后,本文设计了一种特征点主方向生成模块与描述符生成模块高度并行化的电路结构,实现了在单周期内构造rBRIEF描述符,极大地加快了图像处理帧率。本文提出的RANSAC算法硬件加速器被用于对图像特征点匹配结果进行筛选。根据该应用场景,本文采用仿射变换模型与切比雪夫距离相结合的方法来判定匹配点之间的正确关系。在电路设计方面,本文设计了数据分流缓存电路与伪随机地址发生器,用于伪随机采样匹配点对。针对RANSAC算法的迭代特性,本文创新性的提出了一种单行脉动矩阵结构的模型评估阵列,实现了RANSAC算法迭代过程的并行化处理。本文将rBRIEF描述符构造模块与RANSAC算法硬件加速器,同课题组之前实现的SURF(Speeded-Up Robust Features)特征点检测电路相结合,在Zynq-7000平台上搭建了一个图像特征点提取与匹配筛选系统。在100 MHz频率下,该系统对640×480分辨率图像的处理速度能够达到325 fps(frame per second)。最终实验结果表明,在标准测试集和实景图片的测试下,本文的设计对图像模糊、光照变化的场景具有较强的鲁棒性。在某些150°大角度旋转的实际场景下,其匹配结果与软件Open CV结果的重合率能够达到85%以上。同时,在设定800次迭代来筛选384对匹配点的情况下,本文设计的RANSAC算法硬件加速器仅耗时0.2 ms。