非接触式智能卡以其可靠性高、操作方便等优点得到广大用户的青睐，并已被广泛应用于公交、医疗、门禁一卡通等领域。但非接触式智能卡本身不带电源，需要通过天线从读卡器上获取能量完成各项交易，这对其功耗提出了挑战。过高的功耗将导致IR Drop、电流密度过大以及电子迁移等问题，同时功耗引起的温度上升还会影响到器件和互连线的性能和延时，直接影响到芯片的功能和稳定性。对设计进行功耗优化已越来越迫切。论文首先详细分析了静态功耗和动态功耗的定义，针对高功耗带来的IRDrop以及电迁移等问题提出解决方案。然后从非接触式智能卡芯片的后端设计角度出发，基于Synopsys公司的数字后端设计平台，依据全面的功耗分析，主要从逻辑设计、布图以及时钟网络设计三方面对芯片作最大程度的功耗优化：在逻辑设计阶段，根据芯片模块特征调整编译策略以及设计约束，并以正常工作时信号的平均翻转状况为凭依，提出对芯片进行增量编译的方案；布图阶段则引入芯片的平均及实时功耗信息，以各个模块的电流消耗指导布图规划以及电源规划，最大程度优化IR Drop以及电流密度；在时钟网络设计阶段，引入一种基于寄存器自身状态值，利用异或门进行选通的自我门控技术，并在综合考虑面积、功耗以及时钟信号各项参数的前提下，通过对设计参数的反复迭代尝试，选择反向器时钟树架构，自底向上地搭建芯片的时钟网络。对芯片完成全部后端流程，使时序、利用率等参数与上一流片版本保持基本一致，保证设计的延续性。并对芯片完成各项验证，保证芯片设计的正确性。通过与上一版各项功耗参数进行对比，设计总功耗降低了38.4%，电压降和地弹分别减少了40.1%和30.5%，电源线和信号线的电流密度则分别缩减了4.6%和20%。仿真结果表明，在不影响芯片正常功能的基础上，本论文成功完成了对非接触式智能卡的功耗优化。总结对非接触式智能卡进行功耗优化的过程，依据该芯片的成功设计，提出一套基于全面功耗分析的后端设计优化流程。即在进行设计时，依据穿插在各个阶段的功耗、IR Drop以及电迁移的分析结果对芯片进行功耗优化，在不断迭代的过程中逐步取得较优结果。为后续芯片设计功耗优化提供了借鉴意义。