忆阻器是一种特征尺寸小、集成度高、读写功耗低和状态非易失的新型双端无源器件,其独特的电学特性使得它非常适合实现人工神经网络中的突触;而且忆阻器可以大规模集成,其存算一体的独特优势有望打破冯诺依曼瓶颈,为人工神经网络提供新一代的硬件计算平台。针对这一背景,聚焦于基于忆阻器阵列的神经网络设计和研究,实现了忆阻器MLP网络和忆阻器BNN两种网络,均采用异位训练的方式搭建。主要工作和创新点归纳如下:针对忆阻器MLP网络,设计了忆阻器MLP网络的权重映射和输入特征编码方案,提出了一种基于忆阻器参考行结合流控电压源（CCVS）电路的阵列结构实现正负权重映射在一个忆阻器上,减少了搭建网络所需忆阻器的数量。设计了忆阻器MLP网络的外围控制电路和神经元电路的功能与时序,并利用VerilogAMS语言对整个电路系统进行建模,搭建了规模为400×100×10的三层MLP网络。基于Cadence 17.0进行了行为级仿真并利用MNIST数据集进行了测试,最终的识别准确率为94.13%,表明系统功能和时序的正确性。进一步地,设计了忆阻器非理想特性模型以探究忆阻器阵列良率、忆阻器波动性和读噪声对忆阻器MLP网络的影响。针对忆阻器BNN,首先对BNN原始算法进行改进,使得网络激活值为0和1,权重值为+1和-1,这将方便BNN在忆阻器阵列上的映射和部署,利用Python搭建了不同规模的BNN,为忆阻器BNN提供权重数据。然后设计了忆阻器BNN的权重映射和输入特征编码方案,搭建了具有差分对结构和两列忆阻器参考列结构的BNN。提出了一种两列忆阻器参考列结合CCVS电路的阵列结构实现正负权重映射在一个忆阻器上,并利用Verilog-AMS对这两种BNN建模和进行行为级仿真,仿真结果表明两种BNN识别准确率都和纯软件算法一致,证明了忆阻器BNN电路系统功能和时序的正确性,同时也表明设计的BNN和忆阻器阵列映射算法的优越性,其中两列忆阻器参考列结构的BNN使用忆阻器数量接近差分对结构的BNN使用忆阻器数量的50%,并且写忆阻器阵列的时间也减少大约50%。同样地,也探究了忆阻器非理性特性对BNN的影响。