神经信号的检测是近年来生命科学领域研究的热点问题之一。神经微电极是一种可以与生物体的神经系统进行交流和沟通的传感系统。伴随着集成电路和微机电技术(MEMS)的迅猛发展,神经微电极已经发展到多维有源(即集成部分信号处理电路)阵列水平,与之相对应,所需检测电路的设计也面临严峻的挑战,芯片的功耗、尺寸、噪声和集成度等是要考虑的首要问题。本课题的前置微电路主要由前置缓冲放大器和地址译码器两部分组成,是数模混合集成电路。它采用具有的高集成度、低功耗等优点的CMOS工艺实现。本课题的目的是设计改进前置微电路,使之与无源电极微装配起来构成三维有源神经微电极阵列,并最终应用于临床诊断,使治疗与中枢神经系统有关的疾病变得更为切实可行。本文在对神经微电极原有前置微电路的电路结构和工作原理深入研究基础上,对原有电路进行了HSPICE仿真和芯片测试。通过仿真和测试,发现了原有电路设计中存在的问题,提出了改进方案,完成了电路结构的改进和设计指标的确定。针对神经信号提取对前置放大电路的电压、功耗等方面的要求,通过计算得到了理论上基本能够满足设计指标的新的器件参数。基于Charted 0.35um工艺模型,对改进后的电路特性进行了详细的HSPICE仿真,根据仿真结果完成了对改进后电路的优化设计。仿真结果表明了改进后电路解决了原有电路中存在的问题,达到了预期的设计性能指标要求。最后,结合电路的特殊要求,综合考虑版图的匹配度、寄生效应和可靠性等因素的前提下,完成了改进后放大电路的版图设计,并通过了DRC、LVS版图验证。