本文完成了函数信号发生器的设计,设计过程利用了多种设计方法和开发环境,克服了传统方法的缺点,使得设计过程更加高效、便捷。本文采用直接数字频率合成技术,以FPGA(现成可编程门阵列)为硬件基础,通过基于FPGA的现代DSP系统设计方法完成了信号发生器的核心模块,并利用基于NiosII软核的SOPC系统设计方法完成了整个项目的软硬件设计。论文首先概述了信号发生器的研究背景及DDS原理,然后着重介绍了DDS模块的设计,信号发生器的核心是DDS模块,论文根据DDS原理,在Matlab/Simulink环境下对DDS信号发生模块进行了设计和仿真,再配合DSP Builder中的编译功能使图形化建立的模块转换成为可以在QuartusII软件中可以使用的VHDL文件,并最终在QuartusII环境中生成符号,从而实现设计模块在FPGA上的实体化,使之成为整个NiosII系统的一个模块。该DDS模块可生成多种信号波形,实验结果表明,通过控制该模块可实现基本波形及调制波形的产生,并可以对基本波形的频率、相位、幅值进行设定。系统设计的硬件平台采用的是Altera公司的DE2开发板,其FPGA芯片为Cyclone II系列EP2C35F672C6。首先在Altera公司的QuartusII开发环境中,通过SOPC Builder完成Nios系统的硬件设计,然后在NiosII IDE中完成该系统的软件开发,最终实现信号发生器的设计。