二次雷达(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和军事敌我识别(Identification Friend or Foe)系统中的关键部分,由于这两个应用领域都要求很高的可靠性和稳定性,因此,二次雷达一直是国内外雷达信号处理领域的研究热点。传统的机载二次雷达应答器普遍采用中小规模集成电路和分立元件设计,其稳定性和可靠性差,实时处理能力也很有限,无法完成高密度、大容量的应答。针对这些缺陷,本论文提出一种全新的应答数字信号处理器硬件结构,即FPGA+DSP 的混合结构。这种硬件体系结构的特点是可靠性高,集成度高,通用性强,适于模块化设计,处理速度快,能实时处理多个应答信号,以及进行置信度分析和生成报表。此项目中,本文作者主要负责FPGA 部分硬件设计。FPGA 主要完成双通道数据采集、产生视频信号和旁瓣抑制信号、计算当前飞机相对本地接收天线的方位和距离、与DSP 实时交换数据、上传报表等功能。论文详细分析了接收机信号处理算法在FPGA 中的硬件实现方案,在提高系统可靠性、坚固性以及FPGA 资源的合理利用方面做了深入的探讨。同时给出不同层次关键模块的HDL 实现及其时序仿真结果。