可逆逻辑电路是仅包含可逆运算的新型电路，可以根除源于信息损失的能耗和发热，是研究和实现超低功耗集成电路、量子计算机以及信息安全等的基础和关键。可逆逻辑综合就是利用给定的可逆逻辑门，按照可逆网络无扇入扇出、无反馈等约束条件和限制，实现具备预期逻辑功能且尽可能优化的可逆逻辑电路。因此，对可逆逻辑综合方法的研究具有重要的理论意义和应用前景。本文一方面针对可逆逻辑综合的需要，以显著提高可逆逻辑综合算法的胜任规模和优化程度为目标，对常规（非可逆）逻辑综合、优化方面著名的Espresso算法进行了移植和实现。通过分析常规的“积之和”表达式和便于可逆逻辑门实现的“积之异或和”表达式之间的差异与联系，推导出了它们之间相互转换的方法，然后据此方法讨论了将Espresso算法修改和移植用于可逆逻辑综合的思路和要点。通过理论推导和实例分析验证了上述移植方法应用于可逆逻辑综合的有效性，并对改进的算法进行了编程实现和实验检验。另一方面，针对可逆逻辑电路的特点，讨论了利用常用的可逆逻辑门和扩展的可逆逻辑门构造可逆逻辑电路的方法和步骤；重点研究了通过识别可逆逻辑表达式提取电路结构信息，并加以图形化显示的有效方法和可行算法，并对上述方法和算法进行了编程实现、实验验证和有效改进。希望本文对于可逆逻辑综合、优化方面的研究，特别是现行（非可逆）逻辑综合、优化算法面向可逆逻辑的移植、改进，以及可逆逻辑设计结果的图形化表达和交互式分析、验证，能够具有较大参考价值甚至起到一定推动作用。