【摘 要】
：
为了减少测试模式的存储需求,本文提出了一种基于扭环计数器作为测试模式产生器的横向和竖向数据压缩技术.首先,利用输入精简技术对测试集进行横向压缩,接着,对横向压缩之后的测试集再进行竖向压缩,在竖向压缩方面,我们利用了一个有效的种子选择算法,它能将确定性的测试集压缩成很小的种子集.基于ISCAS89 Benchmark 的实验结果表明,采用本方案所实现的测试电路,存储位数平均减少了44％,测试矢量的长
【机 构】
：
哈尔滨工业大学微电子中心 中国 哈尔滨 150001 清华大学信息技术研究院 中国 北京 1000
论文部分内容阅读
为了减少测试模式的存储需求,本文提出了一种基于扭环计数器作为测试模式产生器的横向和竖向数据压缩技术.首先,利用输入精简技术对测试集进行横向压缩,接着,对横向压缩之后的测试集再进行竖向压缩,在竖向压缩方面,我们利用了一个有效的种子选择算法,它能将确定性的测试集压缩成很小的种子集.基于ISCAS89 Benchmark 的实验结果表明,采用本方案所实现的测试电路,存储位数平均减少了44％,测试矢量的长度平均减少了79％,硬件消耗平均减少了16％.
其他文献
阐述了存储器的测试原理和测试方法,详细分析了直流测试和功能测试的方法;在功能测试中重点介绍了三种最基本的功能测试.
To lower cost of flash testing, fan-out mode, also called wired-OR mode is implemented to increase testing parallelism. During applying this mode, some issues must be solved and opens are one of them.
通过对边界扫描测试技术的研究,提出了在BS芯片与非BS芯片之间判断故障的一种方案,设计并实现了能够判断出连线故障的连通测试软件和硬件,并且在S3C2410板上进行了验证.
存储单元内建自测试技术(MBIST),可以很方便的通过很少的信号反映被测存储单元的结果.但是SOC芯片上可能会有许多不同类型的存储器单元,本文描述了一种可测试电路,它可以收集芯片上所有存储器单元的MBIST详细测试结果,并通过一个序列输出.这个序列中的信息既能满足工厂晶元测试时间需要,也能提供晶元修复时所需的冗余地址了本文模型及理论解的正确性。
该文提出了用于多时钟域SOC的TAM优化与测试调度算法,以减少多时钟域SOC的测试时间.为了验证该算法的有效性,该文在多时钟域SOC MCDS2中进行了实验.验证结果表明,测试时间减少程度随测试总线宽度增大而变得极度缓慢.因此,在设计时,可在测试时间与测试面积、设计复杂度之间进行很好的折衷.
针对深亚微米工艺下瞬态故障引发的软错误成为芯片失效的主导原因,文中给出一种容软错误的高可靠BIST结构:FY-CBILBO.该结构首先对并发内建逻辑块观察器(CBILBO)进行改进,通过对多输入特征寄存器进行功能复用,构建双模冗余的容错微结构并且能有效降低开销。为了克服双模冗余容错结构仅能检错、无法纠错的缺点,FT-CBILBO在触发器输出端插入C单元,有效针对单事件翻转进行防护,阻塞瞬态故障引发
传统的可靠性模型研究中,利用数理分析,把软件缺陷数当成是一个随机数,这无疑会对分析软件可靠性造成误差.把未确知数学理论用于可靠性模型中,采用其分析软件故障过程,用未确知数学描述软件失效特征计算软件可靠性参数,并在此基础上构建了一个基于未确知数学理论的软件可靠性模型.新模型改变了传统的建模思路,跳出了传统软件可靠性建模过程中关于失效强度变化的各种统计分布假设的束缚,具有较好的适用性,改善了模型应用中
针对Pathload可用带宽测量方法存在收敛慢、开销大的问题,文章基于时延变化的统计规律,改进发送速率调整算法,提出了一种Pathload可用带宽测量方法的改进方法(WPathload),并采用周期流组到达目的端的速率代替周期流的发送速率,更新可用带宽上界,从而加快收敛速度,降低测量开销。实验结果表明,改进后的方法收敛速度明显加快,测量开销明显降低。
建立了基于改进的J-M模型,改进模型在原有的J-M模型基础上定义了故障消除概率,从而克服了原模型对于排错过程估计过于乐观的不足.该模型可以根据软件测试中搜集的故障数据,估计出软件初始故障数、单位故障率,并能预测出软件下一故障发生的概率及最可能出现的时间,预测出软件系统可靠性增长的趋势,为判断产品的质量达标与否提供理论依据.从而得出软件可以达到的可靠性指标及达到该指标所需要的测试时间.
Three new architectures that applied to flash memory test are introduced in this article. Test Per- Site Architecture allows each device to run through the test flow as fast as possible without waitin