论文部分内容阅读
本文在充分总结ATE自检设计经验的基础上，提出一种ATE系统自检的设计方式，该方法充分利用ATE现有的硬件电路，在测试函数的基础上编写自检向量和程序。能方便可靠地检测出ATE可用的测试资源，提高了故障诊断和定位的速度与准确性。
一种通用数字ICATE的自检功能设计
【摘 要】
：
本文在充分总结ATE自检设计经验的基础上，提出一种ATE系统自检的设计方式，该方法充分利用ATE现有的硬件电路，在测试函数的基础上编写自检向量和程序。能方便可靠地检测出ATE可用的测试资源，提高了故障诊断和定位的速度与准确性。
【机 构】
：
电子科技大学VLSI设计中心 成都 610054
【出 处】
：
2009四川省电子学会半导体与集成技术专委会学术年会
【发表日期】
：
2009年3期
其他文献
一种具有线性放人的JFET结构的器件，该器件在高电流电平下具有三极管特性，漏电流随漏电压约成线性增加，该器件线性区范围大，适用于人范围的音频放大器。该器件在栅极寄生一个二级管，防止JFET寄生三极管开启使器件烧毁，使之在正的栅压下仍然能正常工作。
本文提出一种新型的TIGBT结构，与传统的TIGBT器件相比它的不同之处在于：在漂移区(N-drift)与场阻层(Field-Stop/N-buffer)之间插入SJ(Super Junction)浮空层。基于此创新，通过仿真发现新结构阻断电压高、关断时间短。SJ浮空层的引入对器件总体性能的提高起了极大的作用。
在大规模的ASIC设计中，时钟的规划问题变得越米越突出，各种芯片的时钟拓扑结构也变得越来越复杂。如何设置合理有效的时序约束，成为了当今后端设计中的一个难题。本文基于业界STA分析方法学，提出了针对此类问题的解决思路，并以一个实际芯片的后端设计为例，对该芯片中的各种时钟拓扑结构给出了相应的解决办法。
存储系统作为数据的最后一道防线是整个信息系统的中心，许多存储系统都要采用加密的方式来保护数据，而传统的加密技术并不是专门针对静态存储系统的，没有充分利用存储介质的特点，仍然有许多缺陷。为了更好的保护存储于介质上的静态数据不受攻击，本文详细分析了一种新的句柄块加密的原理，描述了一种基于句柄块加密原理的xts-aes的实现细节。成功的利用FPGA实现了这种加密方式，仿真顺利通过并且在硬件上调试成功。
设计了一个用于Delta-Sigma ADC内部降采样的数字滤波器，滤波器采用CIC与三个半带滤波器级联的结构，通过MATLAB的模型仿真表明，ADC的模拟调制器通此滤波器输出信号的信噪比大于100dB，功能已经用Verilog语言实现并在FPGA上验证通过。
本文提出一种FPGA配置位流文件的AES加解密保护系统的PC-FPGA实现方案。通过在PC上自制的软件将FPGA的配置位流文件通过AES算法进行加密，被加密的配置文件通过PCI接口传输到FPGA验证板上再通过硬件解密模块进行解密并以PS配置模式配置FPGA。整个系统通过PC-FPGA验证平台实验验证，在利用AES加解密算法有效保护配置文件的前提下，能够正确并快速地配置FPGA。
介绍一种基于计数法测频原理和FPGA设计思想，利用VHDL硬件描述语言设计自适应数字频率计的方法。此系统设计自顶向下，采用模块化单元构建，实现自动清零，自动换量程和超量程报警功能，被测频率在1KHZ以上时测试精度达到99.9％以上，并对系统的各个模块和仿真结果进行了详细的分析。
预测是解码过程中最重要的问题，包括帧内预测和帧间预测两个部分，算法实现起来非常复杂。这两个部分的处理过程需要人量的内存访问，并且占用大约整个解码时间的80％。本论文提出了一种新型的帧内预测设计和VLSI实现，致力于解决系统吞吐量和内存访问的问题。
本文提出了一种高精度的带隙基准电压源。其原理是在利用三极管VBE的负温度系数和PTAT电压正温度系数进行加权求和的基础上，通过β补偿技术以提高精度，最终得到与温度几乎无关的基准电压。此外，本电路具有简单的自启动电路和频牢补偿电路。该电路由TSMC的BCD工艺实现，在HSPICE下进行了仿真。仿真结果表明，输出电压1.22V，在-40℃-120℃路范围内的温度系数TC为3.6ppm/℃，PSRR在2
提出了一种用于数字IC测试仪的逻辑功能测试单元的设计方法。本文介绍了数字IC测试仪的系统组成及逻辑功能测试的基本原理，给出了基于FPGA的功能测试单元的设计方案，并对FPGA的设计做了详细的说明。文章还给出了基于该设计的数字IC测试实例，验证了该设计方案的可行性。