基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。......

本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的......