论文部分内容阅读
提出了一种安全高可靠处理单元架构设计,该设计方法采用锁步处理器、基于FPGA的安全组件和电源监控实现系统级安全的交叉验证机制,保证了高安全性和高可靠性。锁步处理器将关键硬件资源实现冗余,这种大规模冗余的主要好处是让CPU能够检测内核及主要子模块中经常以软错误出现的单点失效。通过采用FPGA逻辑分离主要功能(电源)和故障安全装置(监控、检测和安全状态控制等)减少潜在失效和共性失效。处理器和安全组件交叉检验类似于监控定时的问询功能,提供系统外部检测,并提供了进一步保证故障检测的另一冗余。