一种用于可信计算的RISC-V处理器设计

来源 :电子设计工程 | 被引量 : 0次 | 上传用户:woai2011ni
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
针对我国自主可控处理器的设计需求,文中采用开源RISC-V指令集架构设计了一种适用于可信计算的处理器.处理器内核中指令运算阶段使用5级流水线技术,并采用定向前推技术解决了数据相关问题.仿真阶段使用Modelsim仿真软件对整数指令集进行测试,经验证指令功能正确.借助FPGA开发板,以国产操作系统深度为平台,在50 MHz的时钟频率下处理器能正确运行SM3密码杂凑算法,输出256 bit的杂凑值,并与预存杂凑值进行比对,根据比对结果输出IO控制信号,完成对外部设备的主动控制及度量,达到预期目标.
其他文献
针对高压线路障碍物识别模型精度较低和稳定性较差等问题,提出一种基于改进狮群算法优化的多核极限学习机(ILSO-MKELM)的障碍物识别方法.通过混沌、差分和模拟退火算法对原狮群算法(LSO)进行了改进.基于所提方法用高压线路上常见的数种障碍物图片数据建立识别模型,并与极限学习机(ELM)、KELM和LSO-MKELM建立的模型作对比.测试结果表明,该模型的总体正确率与标准差分别达到了0.94和0.014,优于其他方法所建立的模型.
目前市场上已形成以飞腾、龙芯、申威等为代表的国产处理器,但是对其的可靠性研究还比较少.为研究国产处理器的可靠性水平,文中以FT1500A/16处理器为例,针对其最小系统通用模块,基于可靠性维修性保障性工程软件(CARMES),采用经典可靠性分析方法——故障模式、影响及危害性分析(FMECA)方法对飞腾通用模块开展可靠性分析.通过分析,得到飞腾通用模块危害性较高的故障模式,整理出对最小系统影响较大的元器件清单,并在飞腾软硬件设计、PCB设计等方面提出设计改进措施,为提高飞腾通用模块的可靠性提供参考.
针对STM32软件升级介绍了一种组合方式的新思路,通过将MCU片内Flash地址进行重新编排,采用将传统的独立BootLoader与MCU中提供的Bank Swap进行整合的升级方式,在保障开发过程中代码量不会溢出的情况下进行过渡,实现了设备在升级的过程中不打断正常运行的特性,满足了设备开发调试以及后续运维的设计需求.
为了提高铁路信号集中监测系统信息的汇总、剔除、识别、诊断效率,找出设备隐患,定位故障地点及原因,压缩故障延时,设计了行车控制类中心设备接入下的铁路信号集中监测系统.电源电路、采集器、单片机和报警器等为系统集中监测铁路信号提供了硬件支持;通过使采集设备初始化、网络信号分析、采集设备与网络通信重新建立连接,并发送中断故障信息,完成铁路信号集中监测.实验结果表明,该系统实现了对RBC、TSRS、DMS、机车信号、CTC/TDCS等信号设备信息的补充接入,具有很好的稳定性和有效性,系统将逐步代替电务系统数据分析人