论文部分内容阅读
以FPGA为硬件设计平台，实现AES数据加密记录器，重点讲述了AES算法的FPGA实现。利用MATLAB软件完成算法的密钥扩展及S盒设计，使其在硬件中的设计简化为查表操作；整体算法的设计采用流水线技术，提高了加密速度。同时，设计了汉明校验码解决由于NAND Flash位翻转经加密后带来的误码扩散的问题，将最后的纠错工作设计在计算机上完成，降低对硬件读数的影响，同时提高了系统的可靠性．该设计具有一定实用价值。