论文部分内容阅读
针对背照式CCD47-10的驱动时序要求,提出以FPGA作为时序发生器的驱动电路设计方案。通过对时序分析,完成时序发生器、电压偏置电路、驱动器3个模块的硬件电路设计。使用VHDL语言进行逻辑电路设计,实现电路控制、参数配置以及驱动时序产生。最后通过成像实验,对驱动电路性能进行分析。实验表明,该电路能驱动CCD47-10在两种模式下稳定工作,满足CCD47-10的应用要求。