论文部分内容阅读
为了简化应用系统中的三线制同步串行通信扩展接口，减小系统体积，降低系统功耗，通过研究三线制同步串行通信的原理，利用FPGA，结合硬件描述语言VHDL，设计了三线制同步串行通信控制器功能框架结构，介绍了各组成模块的功能及工作过程，并对该控制器IP核的接口／信号进行了详细描述与定义，最后在Xilinx ISE和ModelSim SE平台下对该控制器IP核进行了综合和功能仿真。