离散周期对伺服系统用全数字硬件化锁相环的影响机理

来源 :电工技术学报 | 被引量 : 0次 | 上传用户:siyuezaici
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
基于FPGA/ASIC的全数字硬件化方案具有纯硬件性、高度并行性及全定制性等优点,是一种高速高性能的基于锁相环的磁编码器轴角转换单元设计方案.然而它却面临内部参数域确定及字长选取等问题,而上述问题与离散周期存在着紧密的联系.本文首先利用Delta算子对连续域的锁相环进行离散化,依据Delta域稳定性条件分析离散周期对锁相环的稳定性的影响机理,从而确定系数整数字长.然后通过建立误差源及误差传播路径L2范数模型,研究离散周期对改进结构锁相环的变量小数字长的影响规律,从而得到系统内部变量的小数字长设计的理论依据
其他文献
供电线路的有功、无功损耗会影响线路首端的功率因数计量,尤其是线路轻载期间。以某钢铁厂为例,探讨了短距离轻载供电线路的损耗对线路两端计量点功率因数的影响,并用实例验
WHO2005年提出了西太区2012年消除麻疹的目标,我国政府已对此目标做出了承诺。结合黄冈市的情况,近几年通过一系列加速控制麻疹措施的实施,麻疹一直呈散发状态,发病率维持在2/10万
针对一阶前向欧拉离散全阶转子磁链观测器在牵引变流器低开关频率工况下,当电机运行至中高速区段时存在离散误差大、观测结果发散不收敛的问题,本文提出了一种基于状态空间拆分