论文部分内容阅读
基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.