论文部分内容阅读
基于ＳＲＡＭ编程结构的ＦＰＧＡ由于编程ＭＯＳ管的导通电阻，与ＡＳＩＣ相比连线时延较大，为使电路能正常工作，很多情况下设计者必须对电路中某些路径的延迟作出限制．例如，对某些关键路径，要求时延小于某个值；或对一组路径，要求其中任意２条路径的时延差不能大于某个值．提出的一种能考虑这些时间约束条件的ＦＰＧＡ模拟退火布局算法——ＰＴＣＰ，用约束条件指导模拟退火的方向．为了提高实现约束条件的成功率和获得更优化的结果，在模拟退火过程中，不是按常规单向降低温度，而是在适当的时刻提高温度，反复退火．最后，给出了实例证