论文部分内容阅读
针对AVS环路滤波的算法原理，用VHDL语言完成了在FPGA硬件平台上的设计和仿真实现。环路滤波器对滤波数据的存储结构进行了合理的安排，用连续地址和跳变地址相结合的方式读取数据，并实现了读取数据的同时并行进行计算操作，减少了环路滤波所占用的时钟周期，提高了计算效率。该设计基于Xilinx公司的Virtex-4平台实现，最高时钟频率可达到140MHz，满足AVS实时编码要求。