一种低成本光接收器的数据恢复电路的设计及FPGA实现

来源 :电子质量 | 被引量 : 0次 | 上传用户：pengyechao

【摘要】

：

设计了一种利用FPGA的可编程输入延时单元（IDELAY）和锁相环输出同频多相时钟结合的4倍过采样高速时钟数据恢复电路。可在较低频率同步恢复4位并行数据,有效地增大带宽并降低了

【作者】

：

【机构】

：

重庆邮电大学光电学院

【出处】

：

电子质量

【发表日期】

：

2012年4期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

设计了一种利用FPGA的可编程输入延时单元（IDELAY）和锁相环输出同频多相时钟结合的4倍过采样高速时钟数据恢复电路。可在较低频率同步恢复4位并行数据,有效地增大带宽并降低了终端成本,并采用自动检测和判断的方法检测数据跳变边沿,消除了数据毛刺的干扰。

其他文献

该文详细阐述了数据采集系统通道电路的设计。重点论述了通道电路的设计方案,并对通道电路的放大电路、垂直偏移调节电路、增益调节电路,以及放大电路的稳定性和级间匹配进行

期刊

基于SIMC0．18μmRFCMOS工艺技术，设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器，主要用来进行输入端的匹配

期刊