论文部分内容阅读
基于0.35μmPDSOI工艺设计了一款输出频率范围为700MHz-1.0GHz的锁相环电路,利用SentaurusTCAD工具对其进行单粒子瞬变(SET)混合模拟仿真,确定其SET敏感部件并建立SET分析模型,分析了SET与锁相环系统参数之间的关系.通过增加由一个感应电阻、一对互补运算放大器和互补SET电流补偿晶体管组成的限流电路并利用多频带结构降低了VCJD的增益,显著提升了锁相环的抗SET性能.仿真结果表明,CP中发生SET后VCO控制电压Vc的波动峰值、锁相环的恢复时间以及输出时钟的错误脉冲数明显