一种快速除法算法的FPGA实现

来源 :舰船防化 | 被引量 : 0次 | 上传用户:whoabc
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
介绍了一种新的除法算法,该算法是利用Taylor公式,用两次乘法操作和一张较小的查找表实现。整个算法采用verilog语言描述,设计灵活、实现简单。仿真效果表明该算法具备较高的精度与较快的运算速度。 A new division algorithm is introduced, which uses the Taylor formula to perform two multiplication operations and a smaller lookup table. The entire algorithm using verilog language description, design flexibility, easy to implement. Simulation results show that the algorithm has higher accuracy and faster computing speed.
其他文献
内部控制关系到企业财产物资的安全完整、关系到会计系统对企业经济活动反映的正确性和可靠性。企业为实现既定的管理目标,必需建立起了一整套内部控制制度,以保证企业有序、健康地发展。  电算化会计系统对内部控制的特殊要求主要体现在以下几方面: 1.计算机的使用改变了企业会计核算的环境 企业使用计算机处理会计和财务数据后,企业的会计核算的环境发生了很大的变化,会计部门的组成人员从原来由财务、会计专业人员组成