论文部分内容阅读
本文首先讨论了一种适用于高速场合的RS编码器的算法与结构—它由1+r个脉动单元组成,其中r为校验位的数目。这种编码算法是基于码生成元矩阵的柯西表达,编码器中没有限制其开关速度的全局时钟,故可在高速场合中得到应用,然后给出了一种应用于该编码器的改进方案:该方案消除了柯西单元中的除法器,并且还没有了求逆运算,故降低了编码器的复杂度,可有效地加速编码器的数据吞吐率,从而使其更适用于极高速场合。