论文部分内容阅读
在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4—2压缩的方案，并采用先进的集成电路工艺，使用SMIC0．18μm标准单元库，提高了乘法器的速度，节省了器件。利用Xilinx FPGA（xc2vp70-6ff1517）对乘法器进行了综合仿真，完成一次乘法运算的时间为15．922ns，在减少乘法器器件的同时，提高了乘法器的速度，降低了器件的功耗。