论文部分内容阅读
本文描述了基于XilinxVirtex-5FPGA的嵌入式SATA2．0主机接口控制器中，物理层与链路层之间数据位宽转换缓冲器的设计方法．针对转换过程中可能会出现的数据错序问题，采用多比特移位寄存器组设计了应用于物理层16bit与链路层32bit位宽数据之间的转换电路．仿真和板级验证结果表明，该逻辑电路与XilinxFPGA内嵌的FIFO相比，平均时延降低了70％，在完成相同功能的情况下，使用了更少的芯片资源和控制逻辑．