论文部分内容阅读
设计了一种具有容错能力的可重构阵列,它以2D-Mesh型片上网络（Network-on-Chip,No C）路由器作为互连单元,以精简指令集的处理器为计算单元,这种结构适用于数字信号处理等应用领域。对于阵列互连结构中的瞬态故障,采用三模冗余、扩展海明码和检错重传的方法对其进行容错,使用连线内建自测试（build-in self-test）与自修复及自适应路由的方法对互连结构中的永久故障进行容错。对于计算单元失效的情况,模仿生物体胚胎细胞的分化机制,通过调整相关配置信息实现计算任务的重新分配,从而实现容错。