论文部分内容阅读
当集成电路制造工艺水平发展到超深亚微米阶段，漏流功耗所占的比例越来越大，成为微处理器功耗的重要来源。漏流功耗同电压、漏电流和晶体管数量等因素密切相关。Cache是微处理器中面积较大的部件，对其漏流功耗进行优化是微处理器低功耗设计的首要任务。除了采取工艺上的改进措施外，cache漏流功耗可以通过把握或改变cache的工作状态来进行体系结构级的自适应优化。提出了基于“逻辑路”的cache动态容量调整策略。模拟结果显示，在相联度较高的cache中，基于“逻辑路”的动态容量调整策略可以在几乎不影响性能的前提下，将