论文部分内容阅读
随着SoC芯片集成度的不断增加,可测性设计已是芯片设计中不可或缺的重要环节。本文提出了一种可测性设计IO端口复用SOC功能IO端口的实现方法,此方法对原功能设计的面积和时序影响不大,但可以大大减少测试端口的使用,从而可以减少芯片的面积,降低芯片成本。本文详细介绍了可测性设计端口复用结构及优势并通过一个项目实例验证了此方法的优越性和可行性。