论文部分内容阅读
提出了2种传输管实现的新型低功耗异或门结构，UPPL（Unsymmetrical Push Pull Pass Transistor Logic）结构和CPPL（Complementary Push Pull Pass Transistor Logic）结构，两者均为非互补输入，互补输出，都能够同时产生异或和同或信号，且输出为全摆幅电压。对新结构在0．18μm工艺1．8V电压下进行了hspice仿真，与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年Mohame